Una técnica de apilamiento podría aumentar exponencialmente la cantidad de transistores en los chips, permitiendo un hardware más potente y eficiente, idóneo, por ejemplo, para sistemas de inteligencia artificial.
La industria de la computación se acerca al límite en la cantidad de transistores que pueden colocarse en la superficie de un chip. Por eso, los fabricantes de chips buscan desesperadamente formas de acumular transistores que no impliquen miniaturizarlos más aún.
En vez de comprimir transistores cada vez más pequeños en una sola superficie, la vía alternativa que más atractiva resulta para la industria es apilar múltiples superficies de transistores y elementos semiconductores, algo así como convertir una casa de una sola planta en un rascacielos. Estos chips multicapa podrían manejar una cantidad exponencialmente mayor de datos y realizar funciones mucho más complejas que los chips de la electrónica actual.
Sin embargo, un obstáculo importante es la plataforma sobre la que se construyen los chips. En la actualidad, las voluminosas obleas de silicio sirven de andamio principal sobre el que se coloca todo lo demás. Si se sigue la misma filosofía de diseño, cualquier chip con estructura de capas apilables tendría que incluir un grueso “suelo” de silicio como parte de cada capa, lo que ralentizaría cualquier comunicación entre capas semiconductoras funcionales.
Ahora, unos ingenieros del Instituto Tecnológico de Massachusetts (MIT) en Estados Unidos, han encontrado una forma de superar este obstáculo, con un diseño de chip multicapa que no requiere ningún sustrato en forma de oblea de silicio y que funciona a temperaturas lo suficientemente bajas como para no perjudicar a los circuitos de las capas adyacentes.
El equipo, encabezado por Ki Seok Kim, utilizó el nuevo método para fabricar un chip multicapa con capas alternas de material semiconductor de alta calidad colocadas directamente unas sobre otras.
